2018年10月20日，蔣尚義在“2018年首屆中國集成電路國際高峰論壇”發(fā)表演講時指出，在后摩爾時代，他個人看好封裝技術(shù)的發(fā)展。從整個系統(tǒng)層面來看，如何把環(huán)環(huán)相扣的芯片供應(yīng)鏈整合到一起，才是未來發(fā)展的重心，封測業(yè)將扮演重要的角色。有了先進封裝技術(shù)，半導(dǎo)體世界將會是另一番情形?，F(xiàn)在需要讓沉寂了三十年的封裝技術(shù)成長起來。蔣尚義也在2009年推動臺積電進入先進封裝領(lǐng)域。

確實在后摩爾時代，先進的封裝技術(shù)將更提升后段制程對于半導(dǎo)體產(chǎn)業(yè)的重要性。目前，摩爾定律已經(jīng)走到了一個極限，晶圓制造廠正在往下游延伸，而封測廠也在積極往上游拓展，也許就在某一點碰撞在一起，這是自然的產(chǎn)業(yè)發(fā)展，也是對晶圓制造廠和封測廠兩者的挑戰(zhàn)。

經(jīng)過10年的構(gòu)建，目前臺積電已經(jīng)完成晶圓級系統(tǒng)整合（WLSI）技術(shù)平臺，該平臺利用臺積電公司工藝制程與產(chǎn)能的核心競爭力，建立支援異質(zhì)系統(tǒng)整合與封裝能力，以滿足特定客戶在芯片性能、功耗、輪廓（Profile）、 周期時間及成本的需求。晶圓級系統(tǒng)整合與相關(guān)技術(shù)平臺，包括CoWoS（Chip on Wafer on Substrate）、整合型扇出（InFO，Integrated Fan-Out）及無凸塊底層金屬整合與技術(shù)（Under-Bump-Metallurgy Free Integration，UFI）持續(xù)發(fā)展以滿足多樣化市場的需求，包括移動運算、物聯(lián)網(wǎng)、汽車以及高效能運算。

一、2008年開始先進封裝布局

2008年底成立集成互連與封裝技術(shù)整合部門，2009年開始戰(zhàn)略布局三維集成電路（3D IC）系統(tǒng)整合平臺；2011年推出CoWoS（Chip on Wafer on Substrate），2013年開始量產(chǎn)；2016年開始在蘋果的A10處理器中采用InFO（）封裝，InFO成為臺積電獨占蘋果A系列處理器訂單的關(guān)鍵。

目前，臺積電先進封裝技術(shù)WLSI（Wafer-Level-System-Integration）平臺包括既有的CoWoS封裝、InFO封裝，以及針對PM-IC等較低端芯片的扇入型晶圓級封裝(Fan-In WLP)，還有多晶圓堆疊（WoW，Wafer-on-Wafer）、系統(tǒng)級整合芯片（SoIC，system-on-integrated-chips）等封裝技術(shù)，陣容更加齊整、堅強。

二、曾被內(nèi)部稱為昂貴的垃圾技術(shù)CoWoS在算力時代爆發(fā)

2009年6月，在辭去臺積電CEO職務(wù)四年之后，張忠謀以78歲高齡，重新?lián)喂綜EO。重新執(zhí)掌權(quán)柄的張忠謀邀請蔣尚義重返臺積電重新掌舵研發(fā)。當時最主要的任務(wù)之一，就是開發(fā)“先進封裝技術(shù)”。

蔣尚義將此重任交給了余振華，并先后調(diào)撥約400名研發(fā)工程師參與。時任集成互連與封裝技術(shù)整合部負責人的余振華率團隊不負眾望，于2011年完成CoWoS是將邏輯芯片和 DRAM 放在硅中介層（interposer）上，然后封裝在基板上）。 

CoWoS在手，張忠謀在臺積電2011年第三季法說會上放言，臺積電要進軍封裝領(lǐng)域。此舉震撼半導(dǎo)體業(yè)界，特別是封裝業(yè)。

當時，余振華表示，以后所有高階產(chǎn)品都會用到CoWoS，市場很大。

但事與愿違。雖說導(dǎo)入CoWoS技術(shù)，理論上可讓處理器減掉多達70%厚度，提升處理器的性能，但由于成本的原因，CoWoS價格接近每平方毫米6美分，與客戶的期望價格每平方毫米1美分相差太大。雖然有多家客戶在驗證CoWoS技術(shù)，直到2013年量產(chǎn)時，只有可編程邏輯門陳列供應(yīng)商賽靈思（Xilinx）一家的28納米產(chǎn)品量產(chǎn)。

此時，不光是余振華，就連蔣尚義也備感內(nèi)部壓力巨大。內(nèi)部有人稱CoWoS是昂貴的垃圾封裝技術(shù)。

古語說的好“禍兮福所倚，福兮禍所伏”。正當CoWoS艱難時，AI出現(xiàn)了。CoWoS的新客戶大量出現(xiàn)。余振華當年的預(yù)測成真：最新、最高階的芯片，真的都必須用CoWoS。因為CoWoS可以讓產(chǎn)品的效能提升3到6倍。 

2014年底，只有賽靈思、阿爾特拉（Altera）兩家可程式邏輯門陣列客戶采用CoWoS封裝技術(shù)，但隨著制程推進到16納米FinFET時，以及異質(zhì)芯片整合趨勢成形，2016年臺積電開始為NVIDIA和Avago/Boardcom采用CoWoS封裝。
2016年，Nvidia推出首款采用CoWoS封裝的繪圖芯片GP100，為全球AI熱潮拉開序幕；2017年Google在AlphaGo中使用的TPU 2.0也采用CoWoS封裝；2017年英特爾的Nervana也不例外的交由臺積電代工，采用CoWoS封裝。
2017年CoWoS封裝產(chǎn)能由于AI 的爆發(fā)，產(chǎn)能已供不應(yīng)求，迫使因成本高昂而坐冷板凳多年CoWoS封測產(chǎn)能首度擴充，將在原先以InFO產(chǎn)能為主的桃園龍?zhí)斗鉁y三廠進行擴產(chǎn)。

目前第三代CoWoS封裝技術(shù)能夠提供現(xiàn)行約26mmx32mm倍縮光罩；而將于2019年量產(chǎn)的第四代CoWoS能提供現(xiàn)行2倍倍縮光罩，約1700平方毫米；而將于2020年量產(chǎn)的第五代CoWoS能提供現(xiàn)行3倍倍縮光罩，約2500平方毫米。倍縮光罩尺寸越大，可搭載更多不同的芯片、提供更大的核心面積、有更多的接腳數(shù)，讓芯片功能更多元化、提升算力。

目前CoWoS已經(jīng)獲得NVIDIA、AMD、Google、XilinX、華為海思等高端HPC芯片訂單。

三、InFO助力臺積電獨占蘋果A系列處理器訂單

2013年，對于只有一個客戶的CoWoS來說，顯得有點高冷。既然客戶提出只能接受每平方毫米1美分的價格成本時，蔣尚義讓余振華負責開發(fā)一種性能可以比CoWoS稍差但成本只能是每平方毫米1美分的先進封裝技術(shù)。

余振華決定改用“減法”，將CoWoS結(jié)構(gòu)盡量簡化，最后出來一個無須硅中介層的精簡設(shè)計，可以讓芯片與芯片之間直接連結(jié)，減少厚度，成本也相對較CoWoS低廉，但又能夠有良好的表現(xiàn)，適用于追求性價比的移動通信領(lǐng)域，在手機處理器封裝中，減低30%的厚度，騰出寶貴的手機空間給電池或其他零件。這就是2016年首次開始在蘋果的A10處理器中采用InFO封裝，首度用在蘋果iPhone 7與iPhone 7Plus中。InFO成為臺積電獨占蘋果A系列處理器訂單的關(guān)鍵。 

2016 年 11 月，當首度采用InFO技術(shù)的iPhone 7大量出貨之際，臺積電公告，立下大功的余振華，擢升研發(fā)組織集成互連與封裝處資深處長余振華博士為副總經(jīng)理。

目前看來，臺積電InFO技術(shù)成功應(yīng)用于追求高性價比的移動通訊市場，AP產(chǎn)品是其主要客戶。

2016年臺積電買下高通龍?zhí)稄S，目的就是提供整體晶圓服務(wù)，從制造到后段晶圓封裝，隨后獨攬?zhí)O果A10及A11處理器，位于龍?zhí)兜姆庋b廠已全數(shù)滿載。在產(chǎn)能需求大增下，臺積電除擴充龍?zhí)稄S外，也決定于中科再擴增InFO后段高階封測產(chǎn)能。

據(jù)悉，龍?zhí)稄S月產(chǎn)能從10萬片已經(jīng)擴增到13萬片，并于2018年第一季量產(chǎn)，并取得龍?zhí)抖谟玫?；并確定在中科原臺積電太陽能空廠中增加InFO產(chǎn)能。

原來業(yè)界有人表示，臺積電InFO以后將會委外代工，但從目前臺積電的擴產(chǎn)情況來看，似乎委外的可能性微乎其微。

四、SoIC讓同體積芯片性能增加兩倍

根據(jù)2018年4月臺積電在美國加州 Santa Clara的24 屆年度技術(shù)研討會上的說明，SoIC是一種創(chuàng)新的多芯片堆疊技術(shù)，是一種晶圓對晶圓（Wafer-on-wafer）的鍵合（bonding）技術(shù)，這可能是一種3D IC制程的技術(shù)，也就是臺積電可能已具備直接為客戶生產(chǎn)3D IC的能力。

SoIC技術(shù)的出現(xiàn)表明未來的芯片能在接近相同的體積里，增加雙倍以上的性能。這意味著SoIC技術(shù)可望進一步突破單一芯片運行效能，更可以持續(xù)維持摩爾定律。SoIC技術(shù)的發(fā)展關(guān)鍵就在于達到?jīng)]有凸起的鍵合結(jié)構(gòu)，因此它非?？赡苁遣捎霉鑼?dǎo)孔（TSV，Through-silicon Vias）技術(shù)，直接透過極微小的孔隙來溝通多層的芯片，因此有更佳的性能。

據(jù)悉SoIC根植于臺積電的CoWoS與多晶圓堆疊（WoW，Wafer-on-Wafer）封裝，SoIC特別倚重于CoW（Chip-on-wafer）設(shè)計，如此一來，對于芯片業(yè)者來說，采用的IP都已經(jīng)認證過一輪，生產(chǎn)上可以更成熟，良率也可以提升，也可以導(dǎo)入存儲器芯片應(yīng)用。

更重要的是，SoIC能對10納米或以下的制程進行晶圓級的鍵合技術(shù)，這將有助于臺積電強化先進工藝制程的競爭力。

在2018年10月的第三季法說會上，臺積電給出了明確量產(chǎn)的時間，2021年SoIC技術(shù)就將進行量產(chǎn)。

五、WoW工藝透過TSV提升GPU性能

2018年4月臺積電在美國加州 Santa Clara的24 屆年度技術(shù)研討會上宣布推出晶圓堆疊（WoW）技術(shù)。由于晶圓上的平面空間有限，因此，WoW技術(shù)透過硅通孔（TSV）互連連接的10微米孔彼此接觸，將多層邏輯運算單元以立體方式堆疊在一起，架構(gòu)出高速、低延遲互連性能。雖然TSV互連早就運用在DRAM 及3D NAND 等存儲器的生產(chǎn)技術(shù)上，但是用在邏輯運算單元的量產(chǎn)上，卻還是首次。

藉由WoW技術(shù)，可以不再需要通過增加芯片物理尺寸，或縮小制造工藝來達到提升GPU性能的目的。由此GPU供應(yīng)商Nvidia及AMD都將受惠。隨著先進工藝技術(shù)的成熟和良率的提高，未來GPU供應(yīng)商可以利用WoW技術(shù)，將兩個或以上功能齊全的GPU堆疊放到一張顯卡上，而不是使用兩張顯卡進行雙系統(tǒng)的運算。如此不但能節(jié)省成本，而且還有體積更小、效能更佳、而且更加節(jié)能的優(yōu)點。

據(jù)悉，WoW現(xiàn)在最大的問題就是晶圓的良率。這使得量產(chǎn)中的工藝的成熟度要扮演著重要的角色。不過目前看來，臺積電的目標是把WoW用在未來的7納米和5納米制造工藝，而不是在具有高良率的16納米或10納米工藝節(jié)點上使用。

五、結(jié)語

臺積電不僅在晶圓代工技術(shù)持續(xù)領(lǐng)先，已經(jīng)量產(chǎn)10納米/7納米工藝制程，并透過晶圓級系統(tǒng)整合（WLSI）開發(fā)最先進的封裝技術(shù)CoWoS、InFO PoP、WoW、SoIC。盡管臺積電強調(diào)，其發(fā)展封測技術(shù)的主要目標，并非要與專業(yè)委外封測代工廠(OSAT)競爭，而是要全力拉開與三星電子（Samsung Electronics）、英特爾（Intel）等競爭者的技術(shù)差距。但從目前臺積電的布局和擴產(chǎn)動作來看，不止于此。